深入浅出计算机组成原理
徐文浩
bothub创始人
立即订阅
13019 人已学习
课程目录
已完结 62 讲
0/4登录后，你可以任选4讲全文学习。
入门篇 (5讲)
开篇词 | 为什么你需要学习计算机组成原理？
免费
01 | 冯·诺依曼体系结构：计算机组成的金字塔
02 | 给你一张知识地图，计算机组成原理应该这么学
03 | 通过你的CPU主频，我们来谈谈“性能”究竟是什么？
04 | 穿越功耗墙，我们该从哪些方面提升“性能”？
原理篇：指令和运算 (12讲)
05 | 计算机指令：让我们试试用纸带编程
06 | 指令跳转：原来if...else就是goto
07 | 函数调用：为什么会发生stack overflow？
08 | ELF和静态链接：为什么程序无法同时在Linux和Windows下运行？
09 | 程序装载：“640K内存”真的不够用么？
10 | 动态链接：程序内部的“共享单车”
11 | 二进制编码：“手持两把锟斤拷，口中疾呼烫烫烫”？
12 | 理解电路：从电报机到门电路，我们如何做到“千里传信”？
13 | 加法器：如何像搭乐高一样搭电路（上）？
14 | 乘法器：如何像搭乐高一样搭电路（下）？
15 | 浮点数和定点数（上）：怎么用有限的Bit表示尽可能多的信息？
16 | 浮点数和定点数（下）：深入理解浮点数到底有什么用？
原理篇：处理器 (18讲)
17 | 建立数据通路（上）：指令+运算=CPU
18 | 建立数据通路（中）：指令+运算=CPU
19 | 建立数据通路（下）：指令+运算=CPU
20 | 面向流水线的指令设计（上）：一心多用的现代CPU
21 | 面向流水线的指令设计（下）：奔腾4是怎么失败的？
22 | 冒险和预测（一）：hazard是“危”也是“机”
23 | 冒险和预测（二）：流水线里的接力赛
24 | 冒险和预测（三）：CPU里的“线程池”
25 | 冒险和预测（四）：今天下雨了，明天还会下雨么？
26 | Superscalar和VLIW：如何让CPU的吞吐率超过1？
27 | SIMD：如何加速矩阵乘法？
28 | 异常和中断：程序出错了怎么办？
29 | CISC和RISC：为什么手机芯片都是ARM？
30 | GPU（上）：为什么玩游戏需要使用GPU？
31 | GPU（下）：为什么深度学习需要使用GPU？
32 | FPGA和ASIC：计算机体系结构的黄金时代
33 | 解读TPU：设计和拆解一块ASIC芯片
34 | 理解虚拟机：你在云上拿到的计算机是什么样的？
原理篇：存储与I/O系统 (17讲)
35 | 存储器层次结构全景：数据存储的大金字塔长什么样？
36 | 局部性原理：数据库性能跟不上，加个缓存就好了？
37 | 高速缓存（上）：“4毫秒”究竟值多少钱？
38 | 高速缓存（下）：你确定你的数据更新了么？
39 | MESI协议：如何让多核CPU的高速缓存保持一致？
40 | 理解内存（上）：虚拟内存和内存保护是什么？
41 | 理解内存（下）：解析TLB和内存保护
42 | 总线：计算机内部的高速公路
43 | 输入输出设备：我们并不是只能用灯泡显示“0”和“1”
44 | 理解IO_WAIT：I/O性能到底是怎么回事儿？
45 | 机械硬盘：Google早期用过的“黑科技”
46 | SSD硬盘（上）：如何完成性能优化的KPI？
47 | SSD硬盘（下）：如何完成性能优化的KPI？
48 | DMA：为什么Kafka这么快？
49 | 数据完整性（上）：硬件坏了怎么办？
50 | 数据完整性（下）：如何还原犯罪现场？
51 | 分布式计算：如果所有人的大脑都联网会怎样？
应用篇 (5讲)
52 | 设计大型DMP系统（上）：MongoDB并不是什么灵丹妙药
53 | 设计大型DMP系统（下）：SSD拯救了所有的DBA
54 | 理解Disruptor（上）：带你体会CPU高速缓存的风驰电掣
55 | 理解Disruptor（下）：不需要换挡和踩刹车的CPU，有多快？
结束语 | 知也无涯，愿你也享受发现的乐趣
免费
答疑与加餐 (5讲)
特别加餐 | 我在2019年F8大会的两日见闻录
FAQ第一期 | 学与不学，知识就在那里，不如就先学好了
用户故事 | 赵文海：怕什么真理无穷，进一寸有一寸的欢喜
FAQ第二期 | 世界上第一个编程语言是怎么来的？
特别加餐 | 我的一天怎么过？
深入浅出计算机组成原理
登录|注册
18 | 建立数据通路（中）：指令+运算=CPU
徐文浩 2019-06-05
上一讲，我们看到，要能够实现一个完整的 CPU 功能，除了加法器这样的电路之外，我们还需要实现其他功能的电路。其中有一些电路，和我们实现过的加法器一样，只需要给定输入，就能得到固定的输出。这样的电路，我们称之为组合逻辑电路（Combinational Logic Circuit）。
但是，光有组合逻辑电路是不够的。你可以想一下，如果只有组合逻辑电路，我们的 CPU 会是什么样的？电路输入是确定的，对应的输出自然也就确定了。那么，我们要进行不同的计算，就要去手动拨动各种开关，来改变电路的开闭状态。这样的计算机，不像我们现在每天用的功能强大的电子计算机，反倒更像古老的计算尺或者机械计算机，干不了太复杂的工作，只能协助我们完成一些计算工作。
这样，我们就需要引入第二类的电路，也就是时序逻辑电路（Sequential Logic Circuit）。时序逻辑电路可以帮我们解决这样几个问题。
第一个就是自动运行的问题。时序电路接通之后可以不停地开启和关闭开关，进入一个自动运行的状态。这个使得我们上一讲说的，控制器不停地让 PC 寄存器自增读取下一条指令成为可能。
第二个是存储的问题。通过时序电路实现的触发器，能把计算结果存储在特定的电路里面，而不是像组合逻辑电路那样，一旦输入有任何改变，对应的输出也会改变。
取消
完成
0/1000字
划线
笔记
复制
© 版权归极客邦科技所有，未经许可不得传播售卖。 页面已增加防盗追踪，如有侵权极客邦将依法追究其法律责任。
该试读文章来自付费专栏《深入浅出计算机组成原理》，如需阅读全部文章，
请订阅文章所属专栏。
请订阅文章所属专栏。
立即订阅
登录 后留言
精选留言(18)
空知接通R 断开S 结果是 1 RS触发器的真值表 是不是写反了呀2019-06-09 5
-W.LI-老师好!我虽然是计算机专业的，就是那种计组，操作系统这些课大几学的都不知道那种。现在回头学从哪本开始看好啊。不过你的课能看懂就是有点费力，理解不深脱了课件自己想回忆就费力。2019-06-22 1- senekis老师的课程很精彩，以前都没有好好学，看了受益匪浅，《编码：隐匿在计算机软硬件背后的语言》
和《数字逻辑应用与设计》这两本书都买了，一定要坚持看完啊！！！作者回复: 加油 👍，推荐先看完《编码》。
2019-06-10 1 
Ant囫囵吞枣的看了，晶体振荡器的实现原理2019-06-05 1- 鱼向北游分频用计数器就可以吧 从0开始计数模n 归零就来个输入 应该根据此原理用d触发器+计数器有优化的方法
倍频数学的方法叫时域信号傅里叶级数展开到频域 然后滤波器滤专门那个频滤
电路的方法我编不下去了。。。
老师解答吧2019-06-05 1 
🗿顾晓峰🈹🈳🈴🈷🎏买一本CSAPP就可以了，其他上网查一下。2019-10-23
曙光老师： 1 SR真值表貌似反了；2 S和R都为1时，Q分析结果是0吧，为什么是NA2019-10-21 1
记事本上大学的时候就学习过触发器，那会儿压根就不知道触发器是做什么用的…谢谢老师！2019-10-12
拓山编码一书看完了 这段内容理解的比较容易2019-10-04
w 🍍“如果这个时候，我们让 R 和 S 的开关，也用一个反相器连起来” 这有什么用，不是很明白作者回复: 这个会确保R和S的状态永远是相反的。R是1的时候S就是0，R是0的时候S就是1。
2019-09-26
活的潇洒“程序需要可以“存储”而不是靠固定的线路连接或者手动拨动开关，来实现计算机的可存储和可编程的功能”
day18 笔记：https://www.cnblogs.com/luoahong/p/11428904.html2019-09-01
瀚海星尘大学数电没白学~2019-07-18
嗯RS 触发器后面那个电路 是不是反了，只有与门输出1的时候 不管后面输入什么Q的值才不会变的？
有点懵，不对的请指教2019-06-25
旅途写得很好 有收获 赞2019-06-19- 开心没有时钟信号也可以存储了呀，时钟信号在这里的作用是什么呢~2019-06-19
LDxyn分之一分频器可以使用n进制计数器实现，n进制计数器的进位输出端的频率即为输入时钟信号频率的n分之一。
n倍频器可以由锁相环加n分之一分频器实现。锁相环是一个反馈环路，这个环路里面有一个叫鉴相器的部件，外部输入信号f0会进入鉴相器，同时锁相环输出端的信号f1也会反馈到鉴相器的另一个输入端，鉴相器会比较f0与f1的相位差，输出一个变化的电压信号去控制锁相环的其他部件，从而调整输出信号f1的频率。总的来说，锁相环的基本功能就是使得输出端的信号f1与输入端信号f0的相位差维持恒定，所以名为「锁相环」。如上所述，如果f1直接反馈回到鉴相器，为了维持相位差恒定，会有输出信号f1=f0。如果将f1经过n分之一分频器得到信号f2再反馈回到鉴相器，即将f2=f1/n与f0输入鉴相器比较相位。此时，为了维持f2与f0的相位差恒定，鉴相器会输出一个电压信号控制锁相环的其他部件，调整输出信号f1，使得f0=f2。此时，锁相环的输出信号f1=n*f2=n*f0。从而实现n倍频。2019-06-05- 易儿易当两个开关都断开的时候，最终的输出结果，取决于之前动作的输出结果，这个也就是我们说的记忆功能
老师，暂存实现原理我能明白，但是有疑虑，暂存的结果有时效性是多少？
时钟信号 CLK再次从0变成1之后，暂存的结果就会被冲掉了吧？时效性是不是短了？
有些迷糊，请指教~2019-06-05 - 易儿易老师，最后一张图，加入反向器之后，不太明白如何用信号D同时控制R-S两个开关……看了之前反向器的介绍，还是没理解……是D输入0之后，R收到1，S收到0，D输入1，R收到0，S收到1吗？2019-06-05
收起评论