18 | 建立数据通路(中):指令+运算=CPU
该思维导图由 AI 生成,仅供参考
- 深入了解
- 翻译
- 解释
- 总结
本文介绍了在构建一个完整的CPU功能时,除了加法器等电路外,还需要实现组合逻辑电路和时序逻辑电路。组合逻辑电路能够根据给定输入产生固定输出,而时序逻辑电路则能解决自动运行、存储和时序协调等问题。实现时序逻辑电路的第一步是建立一个时钟,通过晶体振荡器产生时钟信号。这一过程类似于通过磁性开关产生开关信号,进而生成时钟信号。时钟信号的产生实际上是通过反馈电路实现的,将电路的输出信号作为输入信号再回到当前电路。这种电路构造方式称为反馈电路。总的来说,本文介绍了时序逻辑电路的实现原理,为读者提供了对CPU内部工作原理的深入了解。 通过引入时序电路,文章介绍了如何实现数据的“存储”功能。通过反馈电路创建时钟信号,再利用时钟信号和门电路组合,实现了“状态记忆”的功能。最常见的这个电路就是D触发器,也是实际在CPU内实现存储功能的寄存器的实现方式。这也是现代计算机体系结构中的“冯·诺伊曼”机的一个关键,即程序需要可以“存储”,而不是靠固定的线路连接或者手工拨动开关,来实现计算机的可存储和可编程的功能。 最后,文章提到了下一讲将介绍如何让程序自动运转起来。通过本文的介绍,读者可以深入了解计算机内部的各种功能组件是如何通过电路来实现的,以及数字电路和数字逻辑的相关知识。文章还提供了推荐阅读和课后思考的内容,为读者进一步学习提供了指引。 总的来说,本文通过深入浅出的方式介绍了CPU内部工作原理中的时序逻辑电路和存储功能的实现,为读者提供了深入了解计算机内部工作原理的机会。
《深入浅出计算机组成原理》,新⼈⾸单¥68
全部留言(47)
- 最新
- 精选
- LeeLink这一部分真一点没看懂,好头疼。
作者回复: LeeLink同学, 你好,可以先跳过,囫囵吞枣读完之后再回头来看。
2020-01-05416 - senekis老师的课程很精彩,以前都没有好好学,看了受益匪浅,《编码:隐匿在计算机软硬件背后的语言》 和《数字逻辑应用与设计》这两本书都买了,一定要坚持看完啊!!!
作者回复: 加油 👍,推荐先看完《编码》。
2019-06-10214 - Leoorz今天用一天的时间读了《编码:隐匿在计算机软硬件背后的语言》关于触发器的章节,仔仔细细地每个图都自己分析并画了好几遍,终于把level-triggered/edge-triggered D-type flip-flop搞清楚了 分频书中有讲,采用多个 edge-triggered 触发器级联的方式,~Q作为反馈信号输入至D,并将上一级触发器的~Q作为当前触发器的CLK信号输入,Q输出即为降频的时钟信号 倍频这个暂时不清楚,待继续学习
作者回复: 👍
2020-01-214 - w 🍍“如果这个时候,我们让 R 和 S 的开关,也用一个反相器连起来” 这有什么用,不是很明白
作者回复: 这个会确保R和S的状态永远是相反的。R是1的时候S就是0,R是0的时候S就是1。
2019-09-2623 - 空知接通R 断开S 结果是 1 RS触发器的真值表 是不是写反了呀2019-06-09427
- linxi“打开”、“关闭”、“合上”这些词语有时候真的会产生歧义,建议用“闭合”、“断开”这样的词2021-10-23218
- 拓山编码一书看完了 这段内容理解的比较容易2019-10-04112
- 记事本上大学的时候就学习过触发器,那会儿压根就不知道触发器是做什么用的…谢谢老师!2019-10-1237
- A君时钟信号用个非门就可以构建,反馈电路还可以用于两两组合做成记忆电路,所谓记忆电路,就是电路会持续输出上次电路改动时的输出结果。2020-06-256
- LDxyn分之一分频器可以使用n进制计数器实现,n进制计数器的进位输出端的频率即为输入时钟信号频率的n分之一。 n倍频器可以由锁相环加n分之一分频器实现。锁相环是一个反馈环路,这个环路里面有一个叫鉴相器的部件,外部输入信号f0会进入鉴相器,同时锁相环输出端的信号f1也会反馈到鉴相器的另一个输入端,鉴相器会比较f0与f1的相位差,输出一个变化的电压信号去控制锁相环的其他部件,从而调整输出信号f1的频率。总的来说,锁相环的基本功能就是使得输出端的信号f1与输入端信号f0的相位差维持恒定,所以名为「锁相环」。如上所述,如果f1直接反馈回到鉴相器,为了维持相位差恒定,会有输出信号f1=f0。如果将f1经过n分之一分频器得到信号f2再反馈回到鉴相器,即将f2=f1/n与f0输入鉴相器比较相位。此时,为了维持f2与f0的相位差恒定,鉴相器会输出一个电压信号控制锁相环的其他部件,调整输出信号f1,使得f0=f2。此时,锁相环的输出信号f1=n*f2=n*f0。从而实现n倍频。2019-06-056