12｜物理机上程序运行的硬件环境是怎么样的？
宫文学
你好，我是宫文学。
在经过了几节课的努力以后，我们的语言运行引擎，从 AST 解释器升级成了 TypeScript 版的虚拟机，又升级成了 C 语言版的虚拟机。这个过程中，我们的语言的性能在不断地提升。并且，我们的关注点，也越来越从高层的语法语义处理层面，往底层技术方向靠拢了。
虽然我们现在的语言特性还不够丰富，但我还是想先带你继续往下钻。我们的目标是先把技术栈钻透，然后再在各个层次上扩大战果。
所以，在接下来的几节课里，我们会把程序编译成汇编代码，然后再生成二进制的可执行程序。在这个过程中，你会把很多过去比较模糊的底层机制搞清楚，我也会带你去除一些知识点的神秘面纱，让你不再畏惧它们。
在此之前，为了让你编译后的程序能够在计算机上跑起来，你必须把物理计算机上程序的运行机制搞清楚，特别是要搞清楚应用程序、操作系统和底层硬件的互动关系。这里面的一些知识点，通常很多程序员都理解得似是而非，不是太透彻。而理解了这些程序运行机制，除了能够让我们的语言在计算机上顺利地运行，还能够帮助你胜任一些系统级软件的开发任务。
今天这节课，我想先带你透彻了解程序运行的硬件环境，以及硬件架构跟我们实现计算机语言的关系。在下节课，我则会带你透彻了解程序运行的软件环境。
公开
同步至部落
取消
完成
0/2000
荧光笔
直线
曲线笔记
复制
AI
- 深入了解
- 翻译
- 解释
- 总结
本文深入介绍了程序在物理机上运行的硬件环境及其运行机制。作者首先解释了汇编代码的执行过程，包括指令的读取、解码和执行，以及CPU从高速缓存中读取数据的过程。文章还涉及了高速缓存的作用和优化技术，以及寄存器在CPU中的作用。此外，作者还介绍了CPU内部的功能单元，如ALU和MMU，并讨论了虚拟内存管理的功能。通过深入浅出的方式，读者可以快速了解程序在物理机上运行的硬件环境及其运行机制，适合对计算机硬件感兴趣的读者阅读。 文章还介绍了CPU内部的功能单元和流水线，以及并行和并发的硬件支持。对于CPU内部的结构，文章详细介绍了高速缓存、功能单元和流水线机制，以及现代CPU的多核和超线程技术。此外，文章还讨论了硬件支持的并行和并发机制，为读者提供了对程序运行的硬件环境的全面了解。 总的来说，本文通过对程序在物理机上运行的硬件环境及其运行机制的介绍，为读者提供了深入的技术知识，涵盖了CPU内部结构、功能单元和流水线机制，以及并行和并发的硬件支持。这些内容对于对计算机硬件感兴趣的读者具有很高的参考价值。
仅可试看部分内容，如需阅读全部内容，请付费购买文章所属专栏
《手把手带你写一门编程语言》，新⼈⾸单¥59
《手把手带你写一门编程语言》，新⼈⾸单¥59
立即购买
© 版权归极客邦科技所有，未经许可不得传播售卖。 页面已增加防盗追踪，如有侵权极客邦将依法追究其法律责任。
登录 后留言
全部留言(6)
- 最新
- 精选
罗 乾 林Ice Lake Client Microarchitecture Peak Bandwidth(bytes/cycles) First Level(DCU): 2×64B loads + 1x64B or 2x32B stores Second Level (MLC)：64 Third Level(LLC)：32作者回复: 挺好，你查到了资料。 你如果能用汉字解释一下就更好了。
2021-09-03
功夫熊猫老师，是不是也可以翻译为riscv指令集呀2022-10-28归属地：江苏
ifelse
学习打卡2022-09-15归属地：浙江
陈师洋老师 三条汇编指令第三条 打错了 4输入成r了！应该是-4！您这种好像是先源地址后目标地址 x86的目标地址在前 源地址在后！QWORD PTR2022-06-11- 有学识的兔子Cache Parameters of the Ice Lake Client Microarchitecture LEVEL 容量 cache每块大小 命中周期 峰值带宽（bytes/cycles） 持续带宽 更新策略 L1(DCU)； 48KB； 64B； 5cycles; 2*64B读+1*64B写(or 2*32B写) 同峰值带宽 回写 L2(MLC); 512KB； 64B； 13cycles; 64B 48B 回写 L3(LLC); 2MB/core 64B; 核数的平方； 32B 21B 回写 注： cycles 对应的是一个机器周期 缓存两个重要指标：1.访问速度；2.命中率；2021-09-05
大豆感觉优化就两点。搞好时间局部性与空间局部性。2021-09-03
收起评论
