2019-06-09接通R 断开S 结果是 1 RS触发器的真值表 是不是写反了呀 5
2019-10-04编码一书看完了 这段内容理解的比较容易 1 1
2019-06-22老师好!我虽然是计算机专业的，就是那种计组，操作系统这些课大几学的都不知道那种。现在回头学从哪本开始看好啊。不过你的课能看懂就是有点费力，理解不深脱了课件自己想回忆就费力。 1- 2019-06-10老师的课程很精彩，以前都没有好好学，看了受益匪浅，《编码：隐匿在计算机软硬件背后的语言》
和《数字逻辑应用与设计》这两本书都买了，一定要坚持看完啊！！！作者回复: 加油 👍，推荐先看完《编码》。
1 
2019-06-05囫囵吞枣的看了，晶体振荡器的实现原理 1- 2019-06-05分频用计数器就可以吧 从0开始计数模n 归零就来个输入 应该根据此原理用d触发器+计数器有优化的方法
倍频数学的方法叫时域信号傅里叶级数展开到频域 然后滤波器滤专门那个频滤
电路的方法我编不下去了。。。
老师解答吧 1 
2020-01-21今天用一天的时间读了《编码：隐匿在计算机软硬件背后的语言》关于触发器的章节，仔仔细细地每个图都自己分析并画了好几遍，终于把level-triggered/edge-triggered D-type flip-flop搞清楚了
分频书中有讲，采用多个 edge-triggered 触发器级联的方式，~Q作为反馈信号输入至D，并将上一级触发器的~Q作为当前触发器的CLK信号输入，Q输出即为降频的时钟信号
倍频这个暂时不清楚，待继续学习作者回复: 👍
2020-01-05这一部分真一点没看懂，好头疼。作者回复: LeeLink同学，
你好，可以先跳过，囫囵吞枣读完之后再回头来看。
2020-01-04D触发器实战😄
2019-10-23买一本CSAPP就可以了，其他上网查一下。
2019-10-21老师： 1 SR真值表貌似反了；2 S和R都为1时，Q分析结果是0吧，为什么是NA 1
2019-10-12上大学的时候就学习过触发器，那会儿压根就不知道触发器是做什么用的…谢谢老师！
2019-09-26“如果这个时候，我们让 R 和 S 的开关，也用一个反相器连起来” 这有什么用，不是很明白作者回复: 这个会确保R和S的状态永远是相反的。R是1的时候S就是0，R是0的时候S就是1。
2019-09-01“程序需要可以“存储”而不是靠固定的线路连接或者手动拨动开关，来实现计算机的可存储和可编程的功能”
day18 笔记：https://www.cnblogs.com/luoahong/p/11428904.html
2019-07-18大学数电没白学~
2019-06-25RS 触发器后面那个电路 是不是反了，只有与门输出1的时候 不管后面输入什么Q的值才不会变的？
有点懵，不对的请指教
2019-06-19写得很好 有收获 赞- 2019-06-19没有时钟信号也可以存储了呀，时钟信号在这里的作用是什么呢~
2019-06-05n分之一分频器可以使用n进制计数器实现，n进制计数器的进位输出端的频率即为输入时钟信号频率的n分之一。
n倍频器可以由锁相环加n分之一分频器实现。锁相环是一个反馈环路，这个环路里面有一个叫鉴相器的部件，外部输入信号f0会进入鉴相器，同时锁相环输出端的信号f1也会反馈到鉴相器的另一个输入端，鉴相器会比较f0与f1的相位差，输出一个变化的电压信号去控制锁相环的其他部件，从而调整输出信号f1的频率。总的来说，锁相环的基本功能就是使得输出端的信号f1与输入端信号f0的相位差维持恒定，所以名为「锁相环」。如上所述，如果f1直接反馈回到鉴相器，为了维持相位差恒定，会有输出信号f1=f0。如果将f1经过n分之一分频器得到信号f2再反馈回到鉴相器，即将f2=f1/n与f0输入鉴相器比较相位。此时，为了维持f2与f0的相位差恒定，鉴相器会输出一个电压信号控制锁相环的其他部件，调整输出信号f1，使得f0=f2。此时，锁相环的输出信号f1=n*f2=n*f0。从而实现n倍频。展开- 2019-06-05当两个开关都断开的时候，最终的输出结果，取决于之前动作的输出结果，这个也就是我们说的记忆功能
老师，暂存实现原理我能明白，但是有疑虑，暂存的结果有时效性是多少？
时钟信号 CLK再次从0变成1之后，暂存的结果就会被冲掉了吧？时效性是不是短了？
有些迷糊，请指教~