一步2021-10-27CPU 多核，大核和小核 有什么区别的？作者回复: 大核频率高，电路更复杂，计算能力更强，功耗高；小核反之。这是为了适应不同特点的任务。有的任务时间敏感就调度给大核，有的任务时间长但性能要求不高就交给小核。任务的核间调度算法是大小核架构上的重要优化方向。
4
海生2021-12-25中断常规的就是楼主讲的，不过增加了芯片的管脚，后来发明了msi和msi-x技术，增加描述寄存器，通过带内总线来发中断。作者回复: 顶你上精选评论！
3
伯阳2021-11-12感觉这种东西有点难啊 老师作者回复: 嗯。要记的东西有点多，难是不难的。加油！
1
小时候可鲜啦2021-11-04CPU刷新流水线的目的是啥？作者回复: 它也不想啊:(，它在遇到分支指令的时候会猜一个去执行，如果发现最后猜错了，只好把流水线排空，再去把对的拿进来执行。
1- 海生2021-12-25楼主会讲arm得汇编吗？
作者回复: 一点点，主要是arm的服务器不太容易搞。虽然手机很多，但是手机上的相关调试工具少了一点，所以还是拿大家最熟悉的x86来讲。我看你对arm已经很熟悉了呀。
Stormouble2021-11-17老师，关于CPU乱序执行有一个疑惑：乱序执行下，为保证顺序，会把指令的执行结果会被写入到重排序缓存ROB中，按照原有顺序进行提交。既然会保证顺序，那么为什么会出现因为乱序执行导致的并发问题呢？ 举个例子； cpu1: load 地址B 寄存器B；store 100 地址A cpu2: load 地址A 寄存器A；store 200 地址B 假设cpu1乱序执行，先执行store指令，再执行load指令，cpu2顺序执行，初始时地址A、B的值为0。在cpu1执行完store指令后，cpu2开始执行load指令，这个时候cpu1看到的值可能是100吗？作者回复: 这个问题产生的原因非常复杂，我们在第15课会有详细解释，欢迎持续关注。如果看完第15课，还不能解决你的问题，你可以继续提问。
HollyWong2021-11-10段寄存器在8086里是直接存放段基址，但是在286以上也是有用的，存放的是段选择子，用它到段表里找段描述符，然后在段描述符里有段基址。所以一直有用，不能说段寄存器没用了。作者回复: i386的段选择子我们已经讲了。你再看看64位是怎么处理的呢？
共 2 条评论
冬风向左吹2021-11-07视频尽然不能倍速播放。。。共 1 条评论12
分清云淡2021-11-07CPU这20年主频没法提升的核心原因是：频率提升就必然导致电压提升（3倍指数提升），这是因为频率高了，因为晶体管的门延迟效应，必须加大电压来抵消这个门延迟，所以一昧提升频率得不偿失（能耗高），另外温度控制不住，所以最终大家都选择了2-3G主频这个区间。特别追求主频的也有做到5G的，是用能耗高换来的，实操意义不大12- 我爱裸奔2022-01-25极客看到目前最好的课程4