2019-06-24一个时钟周期也只能执行完这样一条指令，CPI 只能是 1。但是，我们现在用的 Intel CPU 或者 ARM 的 CPU，一般的 CPI 都能做到 2 以上，这是怎么做到的呢？这里不是ipc？ 1 9
2019-06-24个人感觉VLIW架构下处理器乱序执行应该不需要了，因为编译器已经将可以并行执行的指令打包成了指令包；操作数前推和分支预测应该可以用吧？ 3
2019-06-24这个本身就已经编译器是打乱顺序执行了吧。分支预测的话，相对于指令包的更多指令来讲，预测出错的话，清理缓存的开销应该会更大，但只要出错率*出错时的开销够小的话就应该依旧可行吧。操作数前推应该依旧可以用 1
2020-02-05想知道在cpu里边是怎么并行执行的？一直觉得cpu是一个单线程的工作模式。作者回复: fcb的鱼同学，
你好，多核CPU、流水线、超线程、Superscalar都是各种“并行”执行的方式呀，可以仔细读一下这几讲。
2019-10-27---总结---
为了让IPC大于1，除了指令执行阶段，取指和译码阶段也需要并行化。
多发射：同一个时间，多条指令会被发射到不同的译码器或后续的流水线中。
超标量：一个时钟周期内执行多个标量的运算。
无论是乱序执行技术还是超标量技术，冒险问题都是不可忽视的。
超长指令字：利用编译器在编译阶段便完成指令乱序、插入NOP指令等工作，并将可并行的打包组成一个指令包，在指令执行阶段并行执行指令包中所有指令。
VLIW失败的原因：将指令乱序等工作放在了编译阶段做，导致硬件的提升也需要软件层面的重编译工作
---问题---
请问下老师，硬件是如何检测到数据依赖的呢？展开- 2019-10-27---总结---
为了让IPC大于1，除了指令执行阶段，取指和译码阶段也需要并行化。
多发射：同一个时间，多条指令会被发射到不同的译码器或后续的流水线中。
超标量：一个时钟周期内执行多个标量的运算。
无论是乱序执行技术还是超标量技术，冒险问题都是不可忽视的。
超长指令字：利用编译器在编译阶段便完成指令乱序、插入NOP指令等工作，并将可并行的打包组成一个指令包，在指令执行阶段并行执行指令包中所有指令。
VLIW失败的原因：将指令乱序等工作放在了编译阶段做，导致硬件的提升也需要软件层面的重编译工作
---问题---
请问下老师，硬件是如何检测到数据依赖的呢？展开 - 2019-10-11非计算机的专业的我已经听起来比较吃力了
2019-09-221 程序的执行时间= 指令数*CPI* 其中周期
2 为了进一步提升cpu的效率，引入了多发射和超标量(同时取多条指令，让多条流水线并行)。
2019-09-01“安腾失败的原因有很多，其中有一个重要的原因就是“向前兼容”。”现在终于明白安腾为什么失败了
day26 笔记：https://www.cnblogs.com/luoahong/p/11441329.html作者回复: 向前兼容是很多产品成功的原因，但也是很多产品慢慢衰败的原因。
Joel Spolsky曾经专门写过一篇文章讲关于这一点，拿的就是Excel怎么去和Lotus 1-2-3做竞争的例子
https://www.joelonsoftware.com/2000/06/03/strategy-letter-iii-let-me-go-back/- 2019-08-02认真思考发现了一个问题，取指不是依赖于pc寄存器吗 那是如何完成多发射的 1
2019-07-06有句话没太理解：“于是，我们可以让编译器把没有依赖关系的代码位置进行交换。然后，再把多条连续的指令打包成一个指令包。安腾的 CPU 就是把 3 条指令变成一个指令包。” 这里连续指令是指无依赖的指令，还是有依赖关系的指令？
2019-07-03多发射，超标量，， 执行顺序怎么控制呢？
a=3;
b=a+1;
c=b+a;
像这种有顺序的会怎么处理呢？- 2019-06-27饥渴难耐，等更新
2019-06-26得保证一整个包的执行速度一样。个人感觉实现难度很大- 2019-06-26个人感觉不可以依赖的指令不在同一个包的话等到死也没用啊。所有的依赖问题编译器全都做了
- 2019-06-24老师，超标量的情况下，分支预测错误的频率也同时提高了吧？
2019-06-24希望老师能讲一篇多个cpu缓存一致性问题的